現代計算機組成與SOC創新設計開發系統
型號：KX-CP
杭州康芯推出的現代計算機組成原理/設計實驗開發系統參考了國外著名大學計算機組成與設計實驗系統的功能與結構，代表了全新的符合國外知名高校同類學科的計算機組成原理實驗理念，為實驗者提供了先進的學習平臺，克服了傳統實驗中單純基于原理驗證模式的，與實際工程技術脫鉤，學用脫節，甚至誤導的缺陷；讓學生有機會接觸到最新的計算機組成與設計方面的知識，使理論學習與工程設計相結合，知識傳授與自主創新能力培養相結合，同時也與國際上大多數高校的計算機組成原理課實驗內容與方法接軌。
★ GW48-CP系列的優勢與特色：
◇ 在計算機設計方面能強化專業特色。目前國內不少計算機專業本科生就業率堪憂，癥結何在？事實上本科計算機專業的課程，高職高專中也類同；而本科電子、通信、自動化等專業也有同類課程；顯然在職場上，前者待遇要求不高，后者專業特色明顯，而計算機專業學生將處于不利地位。競爭世界，特色乃生存根本！目前計算機專業課程設置和實驗內容殛需改革！
◇ 規范而完整的配套教材。配套教材：《現代計算機組成原理》“十一五”國家級規劃教材”,國家級精品教材（說明國家級精品教材評審專家對于該教材中的教學理念、教學內容、實驗內容和實驗模式的認可與推薦），含教材配套教學課件和實驗課件，示例豐富，多數基于SOC片上系統設計理念。
該教材也在一定程度上解決了國內本科計算機專業教學中普遍存在并亟待解決的弊端：只學軟件設計不學硬件設計、只學軟件計算機語言不學硬件計算機語言、只學使用計算機而不學設計計算機。
◇ 滿足現代計算機工程的必要條件。無論是傳統8位驗證性模型計算機設計，還是自主CPU設計，乃至32位嵌入系統設計，都能由單一FPGA實現，這與現代SOC片上系統設計技術相吻合。
◇ 實驗內容面向工程實際。這使學生不僅僅了解計算機的工作原理，更能自主設計，培養人才市場急需的自主創新型人才。
◇ 能完成計算機體系結構相關實驗。除能完成基于EDA的計算機組成實驗外，還能完成計算機體系結構課程相關的實驗。
◇ 提供實現滿足工程實際的IP核。如MAMTOR公司的8086/8088 8255 IP核,8051/8052核，ALTERA的32位NiosII核等，以現代全新的技術和方式完成實驗與設計。
◇ 能完成現代計算機組成原理課的前期課程及實驗。即包括實現硬件描述語言HDL教學實驗的全部內容。
◇ 將畢業設計內容與工程需求同就業需求相結合。使學生能與現代電子工程技術0接觸，為畢業設計學生提供面向工程實際，自主設計和創新開拓的題目，使求職者擁有更雄厚的就業資本，使學生一跨出校門就擁有社會急需的競爭力

★ 傳統/現代計算機組成原理實驗系統性能特點比較

結構與功能特點	傳統計算機組成原理實驗系統	現代計算機組成原理實驗系統
◆實驗特點	本身僅為驗證性模型，與真實的計算機設計無關，更無法完成創新型實驗	真實反映現代計算機設計工程實現原理、測試方法和設計技術，容易完成自主實用型設計實驗
◆結構特點	由規模不等的離散集成電路塊（也包括部分孤立的CPLD/FPGA）等器件構成CPU模型。	整個CPU，甚至嵌入式系統核，RAM、ROM，各類通信接口，DMA，中斷控制器、算法加速器等都可在單片FPGA中實現。
◆CPU指令與微指令存儲與形成方式	通過外部ROM或EEPROM構成，指令的數量和微指令的寬度受到限制，難以擴展，CPU模型結構被限制。且非真實CPU結構形式。	既可以采用傳統的ROM或EEPROM存儲，又可以采用FPGA中的EAB嵌入式方式，構成單片系統，更符合現代CPU設計理念和工程實現途徑。
◆CPU指令和微指令的實現方式	手工設計、畫微指令流程圖；手工（燒寫或鍵入）輸入方式實現。設計效率低、可靠性低，調試困難。涉及的技術無實用意義。	利用計算機輸入，形成專用文件格式，由EDA工具自動配置進FPGA中設定的RAM、ROM中，便捷、高效、實用，規范。實驗中涉及的技術有實用意義。
◆可用硬件資源	硬件資源非常有限，且結構固定，不便于系統擴展、設計思路受限制，學生有創意的設想無從得到驗證	采用數十萬甚至數百萬門規模的大型FPGA，可利用資源極豐富，靈活，設計者可根據需要反復調整和改變電路結構，容易激發學生的自主創新型思維。且其方法能直接用于工程。
◆觀察CPU內軟硬件工作情況及排錯	通過有限的發光二極管和數碼管設置觀察點，難以觀察指令執行的細節情況，如競爭、毛刺等，排錯困難。	除外部液晶屏顯示外，還能在PC上對整個軟硬件系統進行時序仿真，及通過JTAG口使用嵌入式邏輯分析儀對CPU內部任意點，完成實時測試和觀察。
◆實驗方式	手工硬件連線，費時費力，效率低、可靠性差，排錯難。也不符合實際工程。	布線布局由計算機完成，并自動檢測排錯，現場配置，可靠性高，無壽命限制
◆設計可移植性	由于需當場連線，故功能模型無可移植性和保存性，且必須完全依賴于實驗系統，無法給出有特色的設計。	由于能在計算機上實現SOC單片系統，故可保存，可移植，可在自己的PC上設計和軟硬件仿真。最后到實驗室在實驗系統上作硬件測試即可
◆嵌入式模塊利用	無法利用嵌入式模塊完成設計，然而這是現代計算機設計所必須的。	如NiosII核、8051核、8086/8088核及UART、VGA、DMA、SDRAM控制核等等
◆可擴展和升級性	由于既定結構的限制，無法隨技術的發展而擴展升級	由于由單片FPGA實現，CPU結構，總線寬，接口模式等擴展和升級方便
◆多用途性	只能對計算機組成原理作傳統方式的驗證性實驗，功能單一、模式落后，國外計算機專業早已拋棄	除可實現現代計算機組成原理實驗外，還能進行EDA實驗、SOPC實驗、硬件描述語言實驗、電子設計競賽培訓、實用CPU或單片機設計等等。
◆體系結構實驗	完全不能實現計算機體系結構方面的實驗	十分容易完成，因為單片大規模FPGA是計算機體系結構實驗的不二選擇
◆嵌入式系統設計	由于無法接納大規模IP核，故軟硬件設計都無可能	完全能容易地實現且具有廣泛的實用價值和現代計算機研究價值

系統配置：

◇ GWA1C6A適配板資源：Cyclone FPGA 1C6Q240，32萬門、用于FPGA掉電保護配置器件EPCS Flash，10萬次重復編程次數，且可兼作軟核嵌入式系統數據存儲器、EPM3032A CPLD；

◇ 接口資源1：JTAG調試口、AS模式下載口、USB接口、PS/2鍵盤接口、PS/2鼠標接口；全彩色VGA控制模塊與接口、8色VGA接口（含多則清華大學計算機專業學生在此系統上的自主設計實驗演示項目）；

◇ 接口資源2：以太網口、RS232串口2個、SD卡接口、20MHz時鐘源（可倍頻到300MHz）、語音采樣口；

◇ 接口資源3：24位Audio CODEC立體聲輸出口、MIC模擬輸入口、高速時鐘口、IO擴展口、超高速DAC及ADC板接口；蜂鳴器；

◇ Multi-task Reconfiguration智能電路結構；該電路結構能僅通過一個鍵，完成純電子切換（有的產品只能通過許多機械開關手動切換）的方式選擇十余種不同的實驗系統硬件電路連接結構，大大提高了實驗系統的連線靈活性，但又不影響系統的工作速度（手工插線方式雖然靈活，但會影響系統速度和電磁兼容性能，不適合高速FPGA/SOPC等計算機系統設計實驗）。

注，本公司設備采用的Multi-task Reconfiguration技術已被廣泛應用，如虛擬儀器、通用編程器等。使系統的靈活性和高速特性兩方面都得到了充分的滿足，越來越得到廣大用戶的認可和歡迎。

◇ 顯示資源：240X128點陣型液晶屏、用于IP核實驗的2行X16字字符型液晶屏、8發光管、掃描式智能譯碼數碼顯示電路模塊，直通非譯碼、BCD譯碼、16進制譯碼顯示模塊、完成圖象或文字顯示的VGA接口；

◇ 電源資源：標準+/-12V、5V、3.3V、2.5V，1.5V混合電壓功率輸出電路模塊、過載保護開關電源；

◇ 時鐘資源：含4組20MHz至1Hz標準頻率寬頻標準信號源；

◇ 下載模塊：USB-Blaster2 JTAG編程下載器、單片機編程口ByteBlasterII;

◇ 控制資源：10鍵可輸入最高達32位二進制數、16個可重配置實驗電平開關；3個其他用途鍵；4*4矩陣鍵盤；

◇ A/D D/A資源：ADC0809、DAC0832、含D/A與LM311構成的FPGA可控A/D設計項目模塊；

◇ 擴展模塊資源：CPLD/FPGA萬能接口模塊、外擴展IO口模塊、isp單片機模塊、

◇ 電機模塊：直流電機、步進電機（能進行步進細分控制實驗）、含閉環轉速控制系統，光電脈沖計數；

◇ 高抗干擾主板：良好電磁兼容性的SX8200-J高速高密主板；

◇ 資料：詳盡的光盤資料，包括配套教學課件與實驗指導的課件，實驗示例等。（配套教材《現代計算機組成原理》）。

注1、特別要注意一般實驗系統中驗證性實驗及設計性實驗的比例，且設計性實驗的實現與現代電子技術的相關度。有的計算機組成實驗系統雖也含有FPGA，但其給出的實驗并不能將整個CPU、計算機模塊，或嵌入式系統等裝進單一FPGA中，無法形成SOC，故仍屬傳統驗證性組成原理實驗設備。

注2、現代計算機組成原理實驗室建立，康芯負責全部培訓：包括EDA基礎、VHDL、QuartusII應用，SOPC、計算機模塊/CPU設計，IP核應用等。

★ 完成五大類實驗項目

一、計算機組成原理與計算機體系結構類：

◇ 算術運算器、ROM、單雙口RAM、FIFO、FPGA外部RAM/Flash存儲器實驗；

◇ 微控制器時序電路、乘法累加器設計、程序計數器與地址寄存器；

◇ 微控制器設計、總線控制器、鎖相環應用、嵌入式邏輯分析儀應用等；

◇ 8位微程序控制的模型計算機的設計與實現。包括CPU設計，硬件指令設計，軟硬件聯合開發等；

◇ 基于FPGA的片上系統（SOC）的MCS-51單片機IP核實驗與設計

◇ 基于狀態機的完整16位CPU設計。包括CPU設計，硬件指令設計，軟硬件聯合開發，SOC實現等；

◇ 基于流水線構架的16位RISC CPU設計及計算機體系結構相關實驗；

◇ 基于FPGA的片上系統32位OPEN RISC軟核嵌入式系統軟硬件設計；

◇ 計算機系統創新設計與實驗。

二、硬件描述語言HDL與EDA/SOPC技術類實驗和設計。如移位相加硬件乘法器設計、用流水線技術設計高速數字相關器、線性反饋移位寄存器設計、VGA圖像顯示控制器設計、直接數字式頻率合成器設計等實驗。

三、基于單片FPGA的8086/8088 CPU核，8253/8254 IP核（定時器）；8250 IP核（UART串行通信）；8237 IP核（DMA控制器）；8259 IP核（可編程中斷控制器），鎖相環核等經典IBM計算機系統設計。由于8086/8088核的全兼容性，傳統微機原理及微機接口實驗中的C和8086匯編程序都能直接由該核運行，完成基于EDA技術的微機原理及微機接口方面的部分實驗。

四、全國大學生電子設計競賽培訓及開發。能承擔大學生電子設計競賽中許多設計題目的培訓任務，進一步強化計算機學生基于現代電子技術的硬件系統設計能力。

五、基于MATLAB和DSP Builder的全硬件高速DSP系統實驗和設計（需要增配多通道超高速ADC/DAC適配板）。

★ 實驗調試途徑：

◇ 時序仿真和功能仿真：基于Quartus II，可完成軟硬件聯合調試的Timing /Functional Simulation，延時精度小于1ns。這是傳統實驗模式所無法比擬的。該仿真工具將使學生更加深入地理解計算機的工作時序。

◇ 嵌入式邏輯分析儀測試：基于Quartus II，可使用嵌入式邏輯分析儀SignalTapII對CPU內部的任何信號節點和總線數據進行實時測試和觀察(圖13-46)，號通過實驗系統配置的USB-Blaster送到PC機屏幕觀察。也可軟硬件同步觀察。

◇ 在系統RAM/ROM測試：基于QuartusII，使用In-System Memory Content Editor對FPGA中CPU的ROM/RAM下載程序代碼，并實時觀察CPU運行過程中數據RAM中的內容變化，并實時編輯。這是調試CPU工作軟件的一種有效方法。

◇ 利用實驗系統上的（黑白或彩色）液晶屏、數碼管、發光管和各類信號源等進行調試和觀察。